خطا: Sequence contains no elements طراحي مدارهاي VLSI
۱۴۰۳ سه شنبه ۱۵ آبان
گروه آموزشی :
آدرس پست الکترونیک :
آدرس صفحه شخصی :
|
جستجو:
|
جستجو:
|
|
جستجو:
|
جستجو:
|
جستجو:
|
جستجو:
|
|
شماره درس نام درس زمان ارائه مکان ارائه تاریخ امتحان زمان امتحان
طراحي مدارهاي VLSI

باسمه تعالي

دانشگاه اصفهان، دانشكده فني و مهندسي، گروه برق

برنامه درس طراحي مدارهاي VLSI ( نيمسال 2-94 )

نام درس: طراحي مدارهاي VLSI شماره درس : 2012275-01 تعداد واحد نظري: 3

استاد درس : محمد كاظمي شماره تلفن دفتر كار37935632 ، پست الكترونيكي: m.kazemi@eng.ui.ac.ir سايت شخصي: http://eng.ui.ac.ir/~m.kazemi

زمان و مكان ارائه درس : دوشنبه 11-10 كلاس 32 فني جديد، سه شنبه 10-8 كلاس 10 مجتمع

زمان و مكان رفع اشكال : دوشنبه 12-11 و چهار شنبه 10 – 8 دفتر كار واقع در ساختمان صناعت

تكاليف دانشجو:

نحوه ارزشيابي درس: تكاليف درس 2 نمره ، امتحان ميان ترم 6 نمره ، امتحان پايان ترم 10 نمره ، پروژه 2 نمره

منابع اصلي:

]1[ مرتضي صاحب الزماني، فرشاد صفايي، محمود فتحي" طراحي VLSI ديجيتال" شيخ بهايي 1394

[2] Neil Weste , David Harris , “CMOS VLSI Design: A Circuits and Systems Perspective” 4th Edition , Pearson, 2010

[3] Jan M. Rabaey , Anantha Chandrakasan , Borivoje NikolicDigital Integrated Circuits” 2nd Edition, Prentice Hall, 2003

منابع كمكي:

[4] Sung-Mo (Steve) Kang , Yusuf Leblebici , Chul Woo Kim , “CMOS Digital Integrated Circuits Analysis & Design” 4th Edition, McGraw-Hill Education, 2014.

اهداف درس:

- آشنايي دانشجو با رفتار استاتيك و ديناميك انواع گيتهاي ديجيتال

- توانمند كردن دانشجو براي طراحي در سطح ترانزيستور مدارهاي ديجيتال

بودجه بندي درس:

هفته

تاريخ

موضوع

توضيحات

اول

03 /11/ 94

مقدمه اي در مورد VLSI و ساخت IC هاي ديجيتال

 

دوم

10 /11/ 94

رفتار ولتاژ – جربان ترانزيستور MOS – خازنهاي MOS

 

سوم

17 /11/ 94

خازنهاي MOS ، مفهوم مشخصه يك گيت ديجيتال و تعاريف نقاط خاص آن و حاشيه نويز

 

چهارم

24 /11/ 94

گيت معكوس كننده مقاومتي و توان مصرفي آن ، انواع گيها با بار مقاومتي

 

پنجم

01 /12/ 94

معكوس كننده با ترانزيستور تهي، توان مصرفي آن ، انواع گيها

 

ششم

08 /12/ 94

معكوس كننده با CMOS، توان مصرفي آن ، انواع گيتها

 

هفتم

17 /12/ 94

تاخير در مدارهاي ديجيتال، توان ديناميك

 

هشتم

22 /12/ 94

اسيلاتور حلقوي – سوپر بافر

 

نهم

14 / 1 / 95

طراحي در سطح ترانزيستور مدارهاي تركيبي – گيت هاي انتقالي

 

دهم

21 / 1 / 95

گيت هاي انتقالي - اتصالهاي مياني

 

يازدهم

28 / 1 / 95

اتصالهاي مياني – روش تلاش منطقي براي محاسبه تاخير

 

دوازدهم

04 / 2 / 95

روش تلاش منطقي براي محاسبه تاخير – گيتهاي پويا

 

سيزدهم

11 / 2 / 95

گيتهاي پويا – مدارهاي ترتيبي و طراحي فليپ فلاپها

 

چهاردهم

18 / 2 / 95

طراحي فليپ فلاپها

 

پانزدهم

25 / 2 / 95

طراحي حافظه ها

 

شانزدهم

01 / 3 / 95

طراحي حافظه ها

 
دانشگاه اصفهان
آدرس: اصفهان، میدان آزادی، دانشگاه اصفهان
کدپستی: 8174673441
تلفن: 2640-03137932128 تلفکس: 03136687396
Powered by DorsaPortal